

Prova scritta di Fondamenti di Elettronica 4 settembre 2020 - parte di elettronica digitale

Sia $V_{dd}=2.5\text{ V}$ e si assumano i seguenti parametri per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.4	-0.4
$\beta' [\mu A/V^2]$	250	150
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.35	0.35
$C_{OX} [fF/\mu m^2]$	25	25
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.

Con riferimento al circuito in Figura, in cui $S_n=1$, $C_L=200\text{fF}$:

- 1) (5 punti) si indichi la funzione logica implementata.
- 2) (9 punti) Si identifichi la combinazione degli ingressi che determina il ritardo di valutazione di caso peggiore e si calcoli il dimensionamento ottimo S_p dei pMOSFET che minimizza tale ritardo di caso peggiore.
- 3) (4 punti) si determini il tempo di valutazione di caso peggiore.
- 4) (5 punti) si calcolino il tempo di pre-carica e pre-scarica dei due stadi.
- 5) (7 punti) si calcoli la potenza dinamica dissipata dalla porta nel suo complesso quando lavora ad una frequenza di clock di 200MHz con ingressi incorrelati che hanno probabilità del 40% di essere a '1'.




Figura 1